Spécifications techniques
Architecture matérielle, carte mémoire et registres du REDSTONE-CPU.
SYS-CORE
Architecture centrale
Largeur d'instruction
16 bits
Format d'instruction
OPCODE(4) + ARG1(4) + ARG2(4) + ARG3(4)
Bus d'adresse mémoire
8 bits (0-255)
Programme
64 lignes, compteur + décodeur en blocs de commande
MEM-STATE
Mémoire
- Adresses adressables 256
- Actuellement câblées 128
- Adresses écran 0-15 (colonnes)
REG-MAP
Registres (R0-R7)
| Reg | Rôle | Détail |
|---|---|---|
| R7 | Valeur A (ALU) | Premier opérande des opérations arithmétiques/logiques |
| R6 | Valeur B (ALU) | Second opérande des opérations arithmétiques/logiques |
| R5 | Sortie ALU | Résultat écrit par ADD, SUB, AND, OR, XOR, NOT, SHL, SHR |
| R4 | Sortie CMP | Résultat écrit par l'instruction CMP |
| R3 | Valeur B (CMP) | Second opérande comparé par CMP |
| R2 | Valeur A (CMP) | Premier opérande comparé par CMP |
| R1 | Stockage | Registre libre, utilisé notamment comme cache pour STORE |
| R0 | Stockage | Registre libre, utilisé notamment comme cache pour STORE |
SCREEN-MODULE
Écran
32x64 blocs de lampes redstone, soit une grille de 16 colonnes x 8 lignes de « pixels Minecraft » (blocs divisés par 4). Chaque colonne correspond à une adresse mémoire (0-15) ; la valeur stockée (un octet) allume les lignes bit à bit — bit 0 = ligne du bas, bit 7 = ligne du haut.
Emplacement image (horizontal)
images/schema-memoire.png
images/schema-memoire.png
ISA-REF
Jeu d'instructions (16 opcodes)
Le détail de chaque opcode, ses arguments et son encodage sont sur la page Documentation.